Kompletní průvodce testováním integrovaných obvodů pomocí pokročilého zařízení pro testování ESD v oblasti CDM integrovaných obvodů

Abstraktní
Během výroby, přepravy a montáže polovodičových čipů představuje elektrostatický výboj v modelu nabitého zařízení hlavní příčinu neočekávaných selhání integrovaných obvodů. Taková selhání se vyznačují silným maskováním, ultrakrátkým trváním pulzu a vysokou obtížností reprodukce selhání. Konvenční testy s modelem lidského těla (HBM) a modelem stroje (MM) nemohou plně pokrýt tato rizika selhání. Zařízení pro testování ESD s CDM integrovaných obvodů reprodukuje jev přechodového výboje, když se nabitá zařízení dotýkají uzemněných vodičů, a dokončuje vyhodnocení elektrostatické tolerance integrovaných obvodů. Tento článek se zabývá... LISUN ESD‑CDM Simulátor ESD polovodičů CDM jako objekt výzkumu. Zabývá se principem fungování, hardwarovým složením, shodou se standardy, kompletními testovacími postupy a aplikační hodnotou testovacího zařízení ESD pro CDM integrovaných obvodů, aby poskytlo kompletní a implementovatelnou referenční testovací základnu pro výzkum spolehlivosti, kontrolu kvality hromadné výroby a mezinárodní certifikaci shody polovodičových součástek.

Úvod

Během manipulace na výrobních linkách, přepravy balení a automatizované montáže akumulují polovodičové čipy elektrostatické náboje třením a indukcí elektrického pole. Když se piny zařízení dostanou do kontaktu s uzemněnými přípravky, kontaktními ploškami plošných spojů nebo kovovými částmi automatizovaného zařízení, dochází k přechodnému výboji na úrovni nanosekund, konkrétně k elektrostatickému výboji v režimu nabitého zařízení v režimu CDM. Výbojový impuls obvykle trvá méně než 1 ns se špičkovým proudem až desítky ampérů. Přestože je celková energie výboje nízká, jeho hustota výkonu je extrémně vysoká, což může přímo narušit vrstvu oxidu hradla čipů a vést ke spálení vnitřních obvodů, posunu parametrů nebo trvalé funkční selhání. Mnoho čipů po kontrole ve výrobě funguje správně, ale po oběhu a montáži trpí nevysvětlitelnými poruchami. Velká část těchto problémů pramení ze skrytého poškození způsobeného elektrostatickými výboji v režimu CDM, které lze běžnou vizuální kontrolou jen stěží odhalit.

Většina tradičních ESD testovacích zařízení se zaměřuje na model lidského těla a model stroje. Jejich architektura zařízení a kapacita snímání průběhů nesplňují přísné požadavky na CDM testování a běžně trpí nevýhodami, jako jsou těžkopádné provozní postupy, nedostatečná stabilita průběhů vybíjení a velká chyba regulace napětí. Zařízení pro testování ESD s integrovanými komponentami CDM je speciálně vyvinuto pro scénáře kontaktního vybíjení nabitých součástek. Díky integrovanému designu vstřikování náboje a kontaktního vybíjení dokáže přesně řídit nabíjecí napětí a rychlost kontaktního vybíjení, plně zachytit průběhy přechodového proudu, kvantifikovat limit tolerance elektrostatického rázu CDM pro čipy, předem identifikovat konstrukční vady součástek a snížit pravděpodobnost selhání v následných fázích hromadné výroby a aplikace.

Hardwarová architektura a základní parametry testovacího zařízení ESD pro CDM integrovaných obvodů

kompletní LISUN Systém ESD‑CDM CDM Semiconductor ESD Simulator se skládá ze tří základních jednotek: vysokonapěťového stejnosměrného zdroje napájení, testovacího sálového počítače a elektrostatické testovací sondy. Zařízení může nezávisle provádět testy v režimu CDM. Může také sdílet sálový počítač se simulátorem ESD‑883D Semiconductor ESD Simulator pro rozšíření kompozitních testů zahrnujících modely CDM, HBM a MM a pro uspokojení vícerozměrného hodnocení elektrostatické susceptibility zařízení. Vysokonapěťový stejnosměrný zdroj napájení dodává regulovatelné kladné a záporné vysoké napětí pro dokončení nabíjení testovaných zařízení indukovaného polem. Testovací sálový počítač obsahuje testovaný integrovaný obvod a je vybaven 3D nastavením posuvu a ochrannou strukturou izolace proti vysokému napětí. Elektrostatická testovací sonda provádí kontaktní výboj a integruje atenuátor pro výstup signálů tvaru vlny vybíjecího proudu pro záznam a analýzu externím osciloskopem. Klíčové hardwarové parametry zařízení jsou shrnuty v tabulce níže.

Uvnitř testovacího sálu je zabudována ochrana proti vysokému napětí a izolaci. Vysokonapěťová indukční deska je izolována, aby se předešlo bezpečnostním rizikům způsobeným únikem vysokého napětí a aby se zaručila bezpečnost obsluhy. Vysokonapěťová indukční deska spolu s izolační deskou FR4 tvoří testovací nosnou platformu. Materiál FR4 splňuje požadavky JEDEC na materiály testovacích platforem CDM a generuje rovnoměrná a stabilní elektrostatická indukční pole, aby se zajistilo rovnoměrné rozložení náboje na zařízeních během nabíjení. Elektrostatická testovací sonda má fyzický průměr Φ1.5 mm a teleskopický zdvih přibližně 3 mm, což je kompatibilní s běžnými polovodičovými pouzdry, včetně DIP, SOP, QFP, BGA a TO. Sonda je vybavena specializovaným atenuátorem a má vyhrazená rozhraní pro sběr signálu pro přímé připojení osciloskopu k zachycení průběhů impulzů výboje na úrovni nanosekund. Zařízení je vybaveno dotykovou obrazovkou Android v čínsko-anglickém jazyce pro konfiguraci parametrů jedním kliknutím. Testovací data, jako jsou průběhy testovacího napětí a proudu, lze ukládat přímo pro zlepšení opakovatelnosti a efektivity testu.

Použitelný testovací standardní systém

LISUN ESD‑CDM, testovací zařízení ESD pro integrované obvody CDM, plně splňuje hlavní domácí i mezinárodní normy pro testování elektrostatického výboje CDM. Mezi mezinárodní normy patří ANSI/ESDA/JEDEC JS‑002‑2014, IEC 60749‑28:2022, AEC‑Q100‑011, EIA/JESD22‑C101 a zkušební metoda JEITA ED‑4701/300 305. Odpovídající domácí normou je GB/T 4937.28‑2024 Polovodičové součástky – Mechanické a klimatické zkušební metody – Část 28: Zkoušky citlivosti na elektrostatický výboj – Model nabitého zařízení, která je identicky převedena z normy IEC 60749‑28:2022. Pro automobilové čipy, integrované obvody spotřebitelské třídy a výkonové polovodiče lze toto zařízení pro testování ESD IC Component CDM použít pro klasifikaci elektrostatické susceptibility CDM na úrovni součástek, ověřování spolehlivosti a certifikační testy třetích stran a generovaná testovací data lze přímo použít v certifikačních protokolech.

Kompletní postupy testování CDM pro integrované obvody

Formální CDM testování integrovaných obvodů musí striktně dodržovat standardní specifikace pro kontrolu klíčových podmínek, jako je přesnost polohování, doba ustálení nabíjení a rychlost pohybu sondy, a minimalizovat chyby testování způsobené ručním ovládáním. Prvním krokem je montáž integrovaného obvodu. Umístěte testovaný polovodičový prvek na izolační desku a upevněte jej kompatibilními upevňovacími prvky s piny směřujícími nahoru. Ověřte, zda nedochází k uvolnění nebo posunutí, abyste zabránili rušení vybíjecími efekty způsobenými posunutím zařízení během testování. Druhým krokem je kalibrace polohy. Upravte 3osé knoflíky X/Y/Z na základně tak, aby se cílový pin zarovnal přímo pod středem testovací sondy, s přesností kalibrace polohování řízenou s přesností na 0.1 mm, aby byly splněny požadavky JEDEC na chybu polohování. Třetím krokem je uvedení sondy do provozu. Ručně posuňte sondu na maximální zdvih a pomalu ji spusťte, dokud se nedotkne pinu zařízení. Je třeba se striktně vyvarovat nadměrného tlaků, které by mohly způsobit fyzické poškození čipu. Po potvrzení kontaktu zasuňte sondu do pohotovostní polohy a ponechte mezi sondou a pinem bezpečnostní mezeru 5–10 mm. Čtvrtým krokem je přednastavení parametrů. Nastavte vertikální rychlost pohybu sondy na dotykovém rozhraní. U čipů s křehkým pouzdrem se doporučuje 0.5–2 cm/s, aby se zabránilo mechanickému poškození sondou. Pátým krokem je elektrostatické nabíjení. Nastavte cílové napětí na vysokonapěťovém zdroji napájení a proveďte nabíjení zařízení indukované polem pomocí vysokonapěťové indukční desky. Udržujte dobu ustálení 1–2 sekundy, abyste dosáhli úplného a rovnoměrného rozložení náboje uvnitř zařízení. Šestým krokem je provedení testu vybíjení. Spusťte automatický pohyb sondy směrem dolů. Sonda se dotkne pinu zařízení a spustí výboj CDM. Signály okamžitého vybíjecího proudu jsou přenášeny přes atenuátor do osciloskopu s vzorkovací frekvencí nejméně 1 GHz pro zachycení a uložení pulzního průběhu nanosekundové úrovně. Po jednopolárním výboji na jednom pinu přepněte polaritu vysokého napětí a cílový pin, abyste provedli cyklické zátěžové testy výbojem CDM s kladným a záporným zátěžem na všech pinech. Po dokončení testu porovnejte elektrické parametry a funkční stav zařízení před a po zátěži, abyste určili jeho elektrostatickou susceptibilitu CDM.

Hodnota inženýrských aplikací a bezpečnostní opatření pro testování

Zařízení pro testování ESD s CDM (elektrostatickým výbojem) integrovaných obvodů (IC) poskytuje řadu hodnot v celém průmyslovém řetězci polovodičů. Ve fázi výzkumu a vývoje čipů mohou konstruktéři toto zařízení využít k lokalizaci slabých míst citlivých na CDM uvnitř čipů a k optimalizaci návrhu obvodů ochrany ESD na čipu. V balírnách jej lze použít pro vstupní kontrolu a screening spolehlivosti hotových výrobků, aby se předem vyloučily výrobky s nedostatečnou tolerancí CDM. U čipů automobilové třídy vyžadujících certifikaci shody podporují testovací výstupy certifikační položky, jako je AEC-Q100. Je třeba poznamenat, že výbojové impulsy CDM jsou pikosekundové až nanosekundové vysokorychlostní signály. Kabely, atenuátory a šířka pásma osciloskopu celého testovacího systému přímo ovlivňují věrnost průběhu. Při praktickém testování je nutné provádět pravidelnou kalibraci systému, aby se zajistilo, že indexy chyb napětí a proudu splňují standardní požadavky. Zařízení s většími velikostmi pouzdra vyžadují delší dobu ustálení nabíjení pro dostatečnou akumulaci náboje.

Závěr

S tím, jak se uzly polovodičového procesu zmenšují, vrstvy oxidu hradla čipů se ztenčují a integrované obvody jsou zranitelnější vůči elektrostatickým šokům v oblasti CDM (Component Detection Device). CDM se stal hlavním přispěvatelem k selhání čipů. Zařízení pro testování ESD v oblasti CDM (Component Device Design - Elektrostatický výboj) integrovaných obvodů dokáže realisticky reprodukovat scénáře výboje kontaktů nabitých součástek ve výrobě a montáži a realizovat vysoce přesné a opakovatelné testování elektrostatické susceptibility v oblasti CDM na úrovni součástek. LISUN ESD‑CDM Simulátor ESD polovodičů CDM Překonává nedostatky konvenčních testovacích přístrojů CDM. Jeho hardwarová struktura, přesnost řízení a shoda se standardy mohou uspokojit praktické požadavky na výzkum, kontrolu kvality a certifikaci v domácím polovodičovém průmyslu. Při ověřování spolehlivosti integrovaných obvodů by podniky měly klást důraz na testování CDM a začlenit zařízení pro testování ESD integrovaných obvodů CDM do systémů testování spolehlivosti. Latentním poruchám způsobeným statickou elektřinou CDM lze předejít na úrovni součástek a zlepšit celkovou spolehlivost produktů s integrovanými obvody.